cpld和fpga的优缺点有哪些？

FPGA是一种高密度的可编程逻辑器件,自从Xilinx公司1985年推出第一片FPGA以来,FPGA的
集成密度和性能提高很快,其集成密度最高达500万门/片以上,系统性能可达200MHz。由于
FPGA器件集成度高,方便易用,开发和上市周期短,在数字设计和电子生产中得到迅速普及和
应用,并一度在高密度的可编程逻辑器件领域中独占鳌头。
CPLD是由GAL发展起来的,其主体结构仍是与或阵列,自从90年代初Lattice公司高性能
的具有在系统可编程ISP(InSystemProgrammable)功能的CPLD以来,CPLD发展迅速。具
有ISP功能的CPLD器件由于具有同FPGA器件相似的集成度和易用性,在速度上还有一定
的优势,使其在可编程逻辑器件技术的竞争中与FPGA并驾齐驱,成为两支领导可编程器件
技术发展的力量之一.
结构
FPGA器件在结构上,由逻辑功能块排列为阵列,并由可编程的内部连线连接这些功能块来
实现一定的逻辑功能
CPLD是将多个可编程阵列逻辑(PAL)器件集成到一个芯片,具有类似PAL的结构。一般情
况下CPLD器件中至少包含三种结构:可编程逻辑功能块(FB);可编程I/O单元;可编程内
部连线

集成度
FPGA可以达到比CPLD更高的集成度,同时也具有更复杂的布线结构和逻辑实现

适合结构
FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而积项丰富的结构

编程
CPLD通过修改具有固定内连电路的逻辑功能来编程,FPGA主要通过改变内部连线的布线来
编程;FPGA可在逻辑门下编程,而CPLD是在逻辑块下编程,在编程上FPGA比CPLD具有更
大的灵活性

功率消耗
CPLD的缺点比较突出。一般情况下,CPLD功耗要比FPGA大,且集成度越高越明显

速度
CPLD优于FPGA。由于FPGA是门级编程,且CLB之间是采用分布式互连;而CPLD是逻辑块
级编程,且其逻辑块互连是集总式的。因此,CPLD比FPGA有较高的速度和较大的时间可预
测性,产品可以给出引腿到引腿的最大延迟时间

编程方式
目前的CPLD主要是基于E2PROM或FLASH存储器编程,编程次数达1万次。其优点是在系
统断电后,编程信息不丢失。CPLD又可分为在编程器上编程和在系统编程(ISP)CPLD两种
。ISP器件的优点是不需要编程器,可先将器件装焊于印制板,再经过编程电缆进行编程
,编程、调试和维护都很方便
FPGA大部分是基于SRAM编程,其缺点是编程数据信息在系统断电时丢失,每次上电时,需
从器件的外部存储器或计算机中将编程数据写入SRAM中。其优点是可进行任意次数的编程
,并可在工作中快速编程,实现板级和系统级的动态配置,因此可称为在线重配置(ICR:
InCircuitReconfigurable)的PLD或可重配置硬件(RHP:ReconfigurableHardwareProd
uct)

使用方便性
CPLD比FPGA要好。CPLD的编程工艺采用E2CPLD的编程工艺采用E2CPLD的编程工艺采
用E2PROM或FASTFLASH技术,无需外部存储器芯片,使用简单,保密性好。而基于SRAM
编程的FPGA,其编程信息需存放在外部存储器上,需外部存储器芯片,且使用方法复杂,保
密性差

本文地址：http://www.45fan.com/dnjc/70250.html